ARM推新數據連接器（qì） 準備迎接新處理器架構
點擊:0次 責任編輯：未知（zhī） 發表時間：2015-10-29 14:07:57
繼先前將CoreLinkCCI-500連結器應用在Cortex-A72核（hé）心架構設計（jì），ARM稍早宣布推出全新CoreLinkCCI-550連結器，並且加入多核心多叢集配置功能（néng），預期下（xià）一波處理器核心架構可能同樣導入多叢集(Cluster)運作模式，亦即（jí）將如同聯發科Helio係列（liè）處理器所主推“多檔”運作模式。
ARM推新數據連接器 準備迎（yíng）接新處理器架構
根據ARM公布（bù）消息，新版CoreLinkCCI-550連結器加入主動偵測核心運作資料（liào）改變時，並且強化資（zī）料存取緩衝頻寬，將可在處理核心運作資料改變時，強化運算資料同（tóng）步連結效率（lǜ）。此外，CoreLinkCCI-550連（lián）結器將增加至連結（jié）六組處理器核心設計，架構上也能連結源（yuán）自MaliGPU運算資料，藉此實現GPGPU平行（háng）運算效果，預期下一代“Mimir”MaliGPU便會支援此項設計。
而因應加入最多可連結（jié）六組處理器核心，CoreLinkCCI-550連結器也加入支援最多六組記憶體通道(對應32-48位元定址)、六組ACE主控連接埠等設計，同時提供最大頻寬可（kě）提升60%、資料運算延遲（chí）表現降低20%，此（cǐ）外也能進一步降（jiàng）低處理器運（yùn）算耗電（diàn）量，並且透過平行運算方式增加整體效能，對於手機（jī）、數位電視等較耗電能產（chǎn）品均（jun1）可達（dá）成省電目的。
此外，ARM在CoreLinkCCI-550連結（jié）器端也導入DMC-500動態記（jì）憶體控製器，將支援LPDDR3-2133與最高LPDDR4-4267記憶（yì）體規格，並且提升27%記憶體頻寬，同時降低25%處理器（qì）資（zī）料運算延（yán）遲率，本身也導入ARMTrustZone技術與（yǔ）DFI4.0PHY介麵工業規範。
目前CoreLinkCCI-550連接器、DMC-500動態記（jì）憶體控製器均（jun1）預計在2016年下半（bàn）年間問世，預期ARM也準備公布全（quán）新（xīn）處理器核心架（jià）構設計
本文地址：
http://www.etaji.cn/zixun/xyxw/1503.html轉載時請注明出處。
